עיצוב ואימות שבבים

בעקבות הצמיחה המהירה ביישומי בינה מלאכותית, מערכות משובצות מחשב (embedded systems) והתקני IoT, קיימת דרישה הולכת וגוברת לבוגרי מדעי המחשב המסוגלים לתכנן ולאמת ארכיטקטורות דיגיטליות. מאחר שתכנון ובדיקת שבבים מתבצעים כיום בעיקר באמצעות סימולציה, נדרשות שלוש מיומנויות ליבה: יכולת לתכנן ולממש תוכנה מונחית-עצמים, יכולת לתאר רכיבי חומרה באמצעות שפת תיאור חומרה (HDL) כגון Verilog, ויכולת לאמת את התנהגות החומרה באמצעות UVM, או Universal Verification Methodology. הקורס מקנה ידע וניסיון מעשי במיומנויות אלה. במסגרת הקורס נציג כיצד מתכננים אבני הבניין של תכנונים ספרתיים, החל ממימוש רכיבים בסיסיים ועד לארכיטקטורת מלאה. נתכנן ונאמת מודולים של באמצעות SystemVerilog, בשילוב רכיבי UVM כגון agents, drivers, monitors ו־sequencers. כללית, הקורס מציג למתכנתים את תחום התכנון והאימות המודרני של מערכות דיגיטליות, במטרה לפתוח אפשרויות קריירה ומחקר חדשות בתחומי חומרה, תכנון מערכות ותחומים נלווים. לא נדרש ידע מוקדם בחומרה מעבר לחומר הנלמד בקורס ״מערכות דיגיטליות״ או בקורס ״ארכיטקטורות דיגיטליות״.